6万語彙実時間連続音声認識のための40nm，144mW音声認識専用プロセッサの開発

摘要

We have developed a low power VLSI chip for 60k-word real-time continuous speech recognition based on HMM(Hidden Markov Model). Our implementation includes a cache architecture using the locality of speech recognition, beam pruning using dynamic threshold, two-stage language model searching highly parallel Gaussian Mixture Model (GMM) computation based on mixture level, Variable 50 frames look-ahead scheme and elastic pipeline operation between Viterbi transition and GMM processing. Results show that our implementation achieves 97.94% bandwidth reduction (70.86MB/s) and 78% required frequency reduction (126.5MHz) for 60k-word real-time continuous speech recognition. The test chip has been fabricated in 40nm CMOS technology and occupies 2.2mm × 2.5mm containing 1.9M transistors for logic and 7.8 Mbit on-chip memory. Measured data show 144mW power consumption at 126.5MHz and 1.1V.%本研究では，6万語彙の実時間連続音声認識の実現を目指すために新たなアーキテクチャを設計した．提案アーキテクチャでは，音声認識に特化したキャッシュ，言語モデルの粗密探索，閾値カットの導入，GMM演算とViterbi演算の2ステージパイプラインの導入，GMM演算の50先読み・高並列化を行った．その結果，必要メモリ帯域を97．94％削減し，70．86MB／sの低メモリ帯域を達成することが出来た．また，必要動作周波数を78％削減し，126．5MHzで6万語彙実時間音声認識を行うことが出来た．尚，今回の試作では，40nmCMOSプロセスで試作を行い，ロジック部分が1．9Mトランジスタ，内部メモリが7．8Mbitとなっている．この試作チップを測定した結果，126．5MHz，1．1Vの条件下で144mWもの低消費電力で動作することが分かった．