パターンに基づくCSP記述の検査に関する考察

摘要

モデル検査では，デッドロックや仕様が満たされないことを検出した場合，反例が提示されるが，その原因となるフォールトを特定する作業は困難である．本研究では，プロセス代数CSPを対象として，記述の誤りをパターンとして提示することにより，検証作業の軽減を目指している．本稿では，既知の並行性の性質について典型的なフォールトからフォールトパターンを定義してその有効性について議論する．%In model checking, when a model checker fails to verify deadlock free, or some safety property or liveness property, its counterexample is presented. But it is difficult to detect the cause of the failure. In this research, we are aiming to reduce the total cost of the verification in the design phase of software development by presenting the error descriptions as the pattern in process algebra CSP. In this paper, we define fault patterns from typical and well known faults found in modern concurrency and design patterns textbooks, and discuss their effectiveness.