MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム

摘要

Heterogeneous multi-core architectures with CPUs and accelerators attract many attentions since they can achieve energy-efficient computing for various areas such as media processing and high-performance computing. It is important to explore the suitable architecture for each application since the suitable architectures are different from application to application. This paper reports an FPGA implementation of a heterogeneous multicore architecture with a MIMD-2D-type accelerator where independently-controlled ALUs are aligned in a 2-dimensional array.%メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして，CPUとアクセラレータを組み合わせたヘテロジニアスマルチコアアーキテクチャが注目されている．応用に依存して処理の性質，要求仕様などが異なるため，応用に応じて最適なアクセラレータの構成も異なる．そこで，本稿では，再構成可能デバイスであるFPGAを用いてヘテロジニアスマルチコアアーキテクチャのプラットフォームを構築し，応用毎に最適なアーキテクチャを構築することを目的とする．特に，独立制御可能な演算器が2次元アレイ状に接続されたMIMD-2D型アクセラレータを備えるヘテロジニアスマルチコアアーキテクチャのためのFPGAプラットフォームを報告する．