VLIW ProcessorにおけるMixed Power Gatingの研究

摘要

半導体プロセスの微細化により，LSIの漏れ電流（リーク）による消費電力の増加が問題になっている．このリークを効果的に削減する方法として，Power Gating（PG）がある．PGでは，回路とグランドの間にパワースイッチを挿入し，スイッチをOFF（スリープ）することでリーク電力を削減する．このPGの実装方式で1つあるfine-grained PGを，小規模なプロセッサコアに対し，演算ユニット等，限られた回路領域に適用することでリークを削減できるが，高い計算性能を持つように拡張されたプロセッサに対し，fine-grainedPGを適用すると，fine-grainedPGの性質により，面積オーバーヘッドが増加する．そこで，面積オーバーヘッドを小さく抑えることのできるcoarse-grained PGと組み合わせたMIxed Power Gatingという手法を提案し，VLIW型に拡張したプロセッサに適用した時のリーク削減効果等を調査した．MiBenchのQSORTで評価した結果fine-grained PGを適用した回路のみをスリープさせた場合に9．13％，fine-grained PGとcoarse-grained PGを適用した回路の両方をスリープさせた場合に25．1％，全体のリーク電力を削減できた．%Power Gating (PG) is an effective way to reduce leakage power that becomes a big issue in LSI designs. There are two ways to implement PG: fine-grained PG and coarse-grained PG. In fine-grained PG, sleep control can be done quickly but area overhead is large, while coarse-grained PG can be implemented with small area overhead. By combining them, we proposed a mixed grain power gating (Mixed Power Gating) and designed VLIW processors which it is applied to, Geyser-VLIW. Through the evaluation of leakage power at 25C, on MiBench QSORT, the leakage power can be reduced by 9.13% in the case of sleeping only fing-grained PG circuits, and it can be reduced by 25.1% in the case of sleeping both fing-grained PG circuits and coarse-grained PG circuits.