Dynamic power depends on the square of the supply voltage. For the reduction of the dynamic power consumption without degrading its parformance, one effective method is to decrease the supply voltage. The increment of delay variation of LSI circuits threatens the reliability of the circuits. Furthermore, transient noises such as crosstalk or soft-error cause big reliability issues. The purpose of this study is to show the best optimization of the circuit under low voltage. First, these circuits were optimized the gate-width under certain parameters and the simulation results were compared. After that, made the chip to show the validity of their optimization.%近年消費電力の問題が多く取り上げられている．電力を小さくするには，一般的に動作電圧を低するのが効果的であるとされている.しかし，微細化によるチップ内製造ばらつきによる遅延ばらつきの影響が，特に低電圧下において顕著になっている.その為，低電圧下では，クロックで同期し制御することが困難となってきた．本研究では，低電圧下においても信頼性を維持する回路として，クロックを持たず回路自身で同期し演算を進める自己同期回路に着目した.低電圧下で電力を小さくした回路において最適な回路を決定するため，遅延，電力，遅延電力株，ばらつきを持った際の動作限界電圧などの指標を定め，回路の最適化を行った.シミュレーションにより決定した最適な回路が，実際に作成した際でも同様に動作するか，チップを作成し測定することで検討を行っている．
展开▼
