ブロック処理とリフティング法に基づく二次元非分離GenLOTのハードウェア実装

摘要

In this report, a hardware architecture of two-dimensional non-separable GenLOT is proposed based on the block processing and lifting scheme. The discrete cosine transform (DCT) adopted in JPEG and MPEG-2, or the discrete wavelet transform (DWT) used in JPEG2000 are not suitable for the expression of diagonal textures and edges because these transforms are separable. The non-separable GenLOT proposed by the authors is suitable for the expression of diagonal textures and edges because it can take directionality and has block-wise implementation which maintains the orthogonality. However, there is a problem in the process in teams of the computational cost. It is expected that a specific hardware yields effective solution to this problem. Therefore, in this study, it is suggested to realize the two-dimensional non-separable GenLOT on hardware architecture by the block-wise handling and lifting scheme. The circuit module to be implemented on hardware is modeled by VHDL and the speed and area are evaluated from the synthesis reports.%本報告では，ブロック処理とリフティング法に基づく二次元非分離GenLOTのハードウェア実装のためのアーキテクチャを提案する.JPEGやMPEG-2で採用されている離散コサイン変換（DCT）やJPEG2000で採用されている離散ウェーブレット変換（DWT）は可分離処理のため，斜め方向のテクスチャやエッジの表現に適さない．筆者らが先に提案した非分離GenLOTは，指向性を与えることが可能であり，斜め方向のテクスチャやエッジ表現に適している.また，直交性を維持しながらブロック毎の処理を行うことが可能である．しかしながら，非分離GenLOTには処理速度の向上に課題が残されている．この課題を解決するためには，専用ハードウェアによる処理が有効である.そこで本研究では，二次元非分離GenLOTをブロック処理とリフティング法によって実現するハードウェアアーキテクチャを提案する．ハードウェアへ実装する回路部分をVHDLへコーディングし，回路合成を行い，回路面積と速度の評価を行う．