段間整合インダクタを用いた60GHz帯CMOSカスコード形LNAの試作

摘要

90nmCMOSプロセスを用いた60GHz帯低雑音増幅器の試作結果を示す．能動素子としてカスコード接続されたFETを用い，さらにこのカスコードFETを構成する2つのFETの段間整合をとり，増幅器の利得を向上させるため，2つのFETの接続点にインダクタを並列に接続した．本稿では，2つのFETの段間整合をとるためのインダクタの最適インダクタンスを解析により導出した．このインダクタを装荷した4段構成のカスコード形低雑音増幅器ICを試作した結果，60GHzにおいて小信号利得25.6dB，雑音指数6.0dB，OP1dB-2.3dBm，消費電力26.9mWという良好な結果が得られた．%This paper presents fabrication results of a 60 GHz-band low noise amplifier in 90nm CMOS. A cascoded FET with an inductor connected in parallel to the connection node of cascoded FET was applied to the LNA in order for interstage matching of the cascoded FET and improving the gain of the LNA. The optimum inductance of the inductor was introduced analytically. The fabricated four stages cascoded low noise amplifier with inductor exhibits excellent results at 60 GHz that small signal gain of 25.6 dB, noise figure of 6.0 dB, OPldB of-2.3 dBm, and power consumption of 26.9 mW.