自己組織化ニューラルネットワークのための動的再構成プラットフォーム

摘要

In this paper, we propose a dynamically reconfigurable platform for self-organizing neural network hardware. In the proposed platform, a hardware unit can be handled as a hardware object in object-oriented design. The hardware object is loaded into the FPGA's virtual hardware circuit space, and accelerates the calculation of self-organizing neural networks. We design two types of the distance calculation, a winner-take-all and a rough-winner-take-all virtual hardware circuit as common parts of self-organizing neural networks. By combining them, we realize four types of self-organizing neural network. Experimental results show that the implemented self-organizing neural network hardware achieves about 100 times faster than the software implementation. Besides, the proposed platform can change its learning mode easily as well as the software implementation. Therefore, the proposed platform features both of the speed of hardware and the flexibility of software.%本論文では，自己組織化ニューラルネットワークのための動的再構成可能なプラットフォームを提案する．提案するプラットフォームでは，ハードウェア部は，オブジェクト指向言語の開発環境に組み込まれ，hardware objectとして操作することが可能である．オブジェクトの生成と同時にFPGA 内の仮想回路空間にロードされたhardware object は，自己組織化ニューラルネットワークの演算を高速化する．本報告では，2種類の勝者決定仮想回路，2種類の距離演算仮想回路を設計し，これらを組合せ，4種類の自己組織化ニューラルネットワークを実装した．実験により．ソフトウェア実装に比べて，提案するプラットフォームは100倍程度の演算能力があることを示した．さらに，提案プラットフォームは，FPGA 内部の仮想回路を入れ替えることで，ソフトウェア実装と同様に，簡単に学習の種類を変更可能である．従って，提案プラットフォームは，ハードウェアの高速性とソフトウェアの柔軟性を併せ持つ．