3D integration is one of the hottest topics in wide area such as VLSI device, computer architecture, design methodology, and so on. By means of stacking multiple dies, we can integrate more functions into a single chip. There are many advantages in this kind of stacking approaches. First, we can reduce the negative effects of long wires in terms of latency and power consumption. Second, it is easy to stack multiple dies which are fabricated in different process technologies, such as DRAM and high-speed logics. Third, we can achieve high on-chip communication bandwidth by exploiting TSVs (Through Silicon Vias). In this talk, I will introduce the trends in research targeting on 3D integrated microprocessor and memory architectures.%マイクロプロセッサの継続的な発展を可能にする新しいアプローチとして3次元積層デバイスの活用が国内外で注目を集めている．複数ダイを製造後に積層することにより，微細化に頼らない集積度の向上が可能となる．また，これまでの2次元実装LSIにおいては，回路の大規模化に伴いブロック間接続のための配線が長くなり，引いては動作周波数の低下や消費電力の増大を招くといった問題があった．これに対し，3次元積層LSIでは，3次元方向へ回路を集積することで短い配線長を維持しつつ，回路を大規模化できるといった利点がある．これに加え，DRAM とロジックのように異なるプロセスを製造した複数のダイを積層し，これらの間を多数の貫通ビア（TSVこThrough Silicon Via）で接続することにより，従来の複数チップ構成では実現し得なかった極めて高いメモリバンド幅の活用が可能となる．本講演では，特にマイクロプロセッサとメモリに焦点を当て，3次元積層アーキテクチャの研究動向を紹介する．
展开▼
