FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証

摘要

我々は，タイル型メニーコアアーキテクチャを主な対象とするFPGAによるシミュレーション環境ScalableCoreシステムを提案し，開発を行っている.本稿では，ScalableCoreシステムのRTLおよび実機の挙動を，同様のアーキテクチャをシミュレートするソフトウェアシミュレータと比較することにより，ScalableCoreシステムにおけるシミュレーションの正当性について検証する.検証により，ソフトウェアシミュレータにいくつかの設計との差異が発見きれた.当該箇所の修正後，ScalableCoreシステムのFUrLとソフトウェアシミュレータとの間に挙動の差異はなく，改めて本システムが設計通りに実装されていることを確かめた.ソフトウェアにより実行開始を同期するScalableCoreシステムの実機では，プログラムの開始から完了までに要するサイクル数の差異は2％軽度であることを確認した.またソフトウェアシミュレータと同様にシミュレーション開始を同期する方式を提案し，その実装と評価を行う.ハードウェアにより実行開始を同期するScalableCoreシステムの実機では，プログラムの実行サイクル数の差異は解消された.%We have proposed and been developing the ScalableCore system, FPGA-based simulation system for tile many-core architectures. The goal of this paper is to validate the ScalableCore system by comparing the behavior of the RTL and actual equipment for the ScalableCore system to a software simulator simulating the same architecture. The validation results shows that some differences between the software simulator and the base design are found. By fixing these points, there is no difference between the RTL behavior of ScalableCore and the software simulator behavior, and we verified that the system has been developed as designed. Additionally, the program exection cycles on the actual FPGA equipment with software-based start synchronization diffres a little, about 2%. Then we propose a technique to synchronize the timing of a simulation start on the ScalableCore sysytem. By using the synchronizatoin mechanism, the difference of the simulation cycles on the ScalableCore system equipment isrnremoved.