マルチスケールフィルタ向けァクセラレータ•アーキテクチャの提案

摘要

画像認識技術が様々な分野で使われ，画像認識アプリケーションを高性能•低消費エネルギーで実行するプロセッサが要求されている.画像認識アプリケーションの実行時間の多くを占めるのはフィルタ処理である.そのため，GRAPE-DRのように演算器をアレイ上に並べるアーキテクチャが適している.しかしながら，処理ごとにフィルタの大きさが異なるため，従来のようにメモリとのデータ入出力を行う演算器が最上段と最下段に固定されている場合，一度に動作させることの可能な演算器が少なくなつてしまう.そこで，本稿では，メモリとのデータ入出力に柔軟性を持たせたDSP(Data Stream Processing) Tile型ァクセラレータ•アーキテクチャを提案する.提案するァクセラレータは，DSP Tileという小規模なフィルタ処理を実行可能なTileを大量に集積しており，各DSP Tileがメモリと通信を行える.さらに，各DSP Tileは他のDSP Tileへ演算結果を渡せるように接続されている.これらを利用して，小規模なフィルタ処理を複数並列に実行したり，大規模なフィルタ処理を実行したりすることが可能である.本稿では，面積オーバーヘッドを考慮しながら，詳細なアーキテクチャの決定を行う.%Image recognition processing includes a number of filter operations which dominate the total execution time. Exploiting ALU array to accelerate the filter operations is one of the most promising approaches to achieve such energy-efficient executions. However, it is difficult for conventional ALU array accelerator to achieve high-performance and low-energy for multi-scale filter operations. To tackle this issule this paper proposes DSP (Data Stream Processing) tile accelerator for multi scale filter operations. Tile accelerator has many DSP tiles which can execute a small size of filter efficiently. Each DSP tile is connected with three-dimensionally implemented scratch-pad memories via TSVs.