動的電圧•周波数スケーリングに向けた動きべクトル検出アルゴリズムとこれを適用した低電力動きべクトル検出プロセッサの開発

摘要

動的電圧•周波数スケーリング(Dynamic Voltage and Frequency Scaling ； DVFS)技術を適用した動きべクトル検出(ME)プロセッサを90-nm CMOS技術を用いて開発した。DVFSの電力削減効果を最大限に引き出すために、信号処理量を予測できるAdaptively Assigned Breaking-off Condition (A~2BC)と呼ぶ高速MEアルゴリズムを開発した。A~2BCアルゴリズムは符号化对象マクロブロック毎に最適動きべクトルを高速に検出すると共に、MEプロセッサへ供給する最適電圧(V_D)と最適クロック周波数(f_c)を予め予測することができるアルゴリズムである。本MEプロセッサは差分絶対値和回路、DVFS制御回路、最小値検出回路、PLLクロックドライバ、DC/DCレベルコンバータより構成される。DVFS制御とA~2BCを併用した結果、本MEプロセッサの消費電力を73.6µWに低減できた。これはDVFS制御を適用しない従来形MEプロセッサの消費電力の1.02％である。%A motion estimation (ME) processor was developed by employing dynamic voltage and frequency scaling (DVFS) technique to greatly reduce the power dissipation. To make full use of the advantages of DVFS technique, a fast ME algorithm was also developed. It can adaptively predict the optimum supply voltage and the optimum clock frequency before ME process starts for each macro-block for encoding. Power dissipation of the 90-nm CMOS DVFS controlled ME processor, which contained an absolute difference accumulator as well as a small on-chip DC/DC level converter, a minimum value detector and DVFS controller, was reduced to 73.6µW, which was only 1.02% that of a conventional ME processor.