順序回路における一時故障を対象とした故障シミュレーシヨンのヒユーリスティックの評価について

摘要

The number of hard errors which can be assumed in a sequential circuit is proportional to the circuit size, since it corresponds to the number of locations where an error occurs. On the other hand, the number of soft errors which can be assumed in a sequential circuit can be much larger, since it corresponds to the number of locations multiplied by the number of clock cycles when an error occurs. Fault simulation for analyzing soft error propagations in a large-scale sequential circuit might consume large run-time due to the large number of errors. This paper shows several heuristics for accelerating fault simulation for analyzing soft error propagations. The heuristics are experimentally evaluated.%縮退故障のようなハードエラーにおいて考えられるエラーの総数は，大まかにエラーが発生する場所の数であるため回路規模に比例した数となる.一方で，ソフトエラーのような一時的なエラーにおいて考えられるエラーの総数は，エラーが発生する場所とエラーが発生するタイミングの2つ組の数になるため莫大な数になる可能性がある.そのため，順序回路における一時的なエラーの伝搬を解析するための故障シミュレーションでは，与えられるエラーの数が莫大になり多大な実行時間を必要とする場合がある.本稿では，一時的なエラーの伝搬を解析するための故障シミュレーションのヒューリスィックをいくつか示し，実験によりそれらの評価を行った.