1GHzを含む比帯域20％において高い基底利得を有する2段増幅器の設計・試作を行った．設計周波数の0．8～1．0GHzにおいて高利得かつ反射利得を持たないように集中定数回路による2段増幅器の回路設計を行った．また，安定係数（K）が0．1MHz～10GHzにおいてK＞1を満たし入力インピーダンスと増幅器入出力ポートとの整合をとるために，分布定数回路による低域通過フィルタ形整合回路を入出力部分に挿入した．試作した回路では設計周波数の0．8GHz～1GHzにおいて41．6dBの基底利得と1．4dBの利得偏差が得られた．%A two-stage high gain amplifier is designed and fabricated at 1GHz with 20% band width. The circuit is designed so as not to have reflection gain in the desired frequency form 0.8-1.0 GHz. To satisfy a stability condition of the stability constant (K) K>1 and to match the input impedance, a matching circuit employing the low-pass filter is formed at both the input and output ports. Fabricated circuit has 41.6 dB gain at the desired frequency.
展开▼
