机译:减少并联电路中同步电机的不平衡磁拉
Division of Electricity, Department of Engineering Sciences,, Uppsala University, , Uppsala, Sweden;
Eddy currents; UMP; parallel circuits; salient poles; synchronous generator;
机译:主动补偿不平衡磁力时同步电机中的电磁损耗
机译:同步表面安装永磁机中静态不平衡磁拉的预测
机译:带有串联和并联绕组的偏心内部永磁电机的不平衡磁拉力分析
机译:减少定子绕组并联电路之间的等电位连接引起的不平衡磁拉(UMP)
机译:使用基于网格的磁等效电路对绕线转子同步电机进行建模和设计。
机译:CMOS图像传感器的列并联相关多重采样电路及其降噪效果
机译:对具有并联绕组的偏心转子电机中的不平衡磁拉进行建模