机译:用于VLSI处理阵列中的测试和容错的比例投票器电路
VLSI; fault diagnosis; integrated circuit design; integrated circuit yield; logic testing; majority logic; redundancy; sensitivity analysis; wafer-scale integration; VLSI design; VLSI processing arrays; diagnosability; dynamic N-modular redundant tuples; fault detect;
机译:用于VLSI处理阵列中的测试和容错的比例投票器电路
机译:通过IDDQ可检查的投票器实现容错电路的可测试性
机译:通过I / sub DDQ /可检查的投票器实现容错电路的可测试性
机译:用于VLSI处理阵列中的测试和容错的比例投票器电路
机译:将馈电网络和电路建模纳入天线阵列和微波电路的时域有限元分析。
机译:纳米线阵列的大规模异构集成用于图像传感器电路
机译:纳米电子可编程逻辑阵列的在线测试和容错
机译:定制LsI(大规模集成)/ VLsI(超大规模集成电路)测试和可测试性的最新评估。第六卷。冗余,测试电路和代码。