机译:利用123决策图设计动态传输晶体管逻辑电路
MOS logic circuits; binary decision diagrams; delays; integrated circuit design; logic CAD; multivalued logic circuits; 123 decision diagrams; PTL circuits; benchmark circuits; circuit delay; dynamic pass-transistor logic circuits; layout density; multilevel logic s;
机译:使用123决策图设计动态传输晶体管逻辑电路
机译:亚微米CMOS差分传输晶体管逻辑电路设计
机译:带有互补传递晶体管逻辑电路的时钟绝热逻辑的近阈值计算
机译:基于123DD的差分传输晶体管逻辑电路的可测试性
机译:差分传输晶体管逻辑的设计自动化。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计