机译:多处理器DSP系统的重新同步
VLSI; application specific integrated circuits; data flow graphs; digital signal processing chips; embedded systems; pipeline processing; processor scheduling; shared memory systems; ASICs; FPGA subsystems; configurable processors; dataflow programming; heterogeneou;
机译:多处理器DSP系统的重新同步
机译:多处理器DSP系统的高性能和低能耗缓冲区映射方法
机译:多处理器DSP系统中竞争意识的事务排序
机译:用于多处理器DSP实现的延迟受限的重新同步
机译:一种基于模糊逻辑的方法,用于将DSP数据流图高级综合到多处理器系统上。
机译:通过在具有多处理器的嵌入式系统上执行并行计算来实现混沌密码系统
机译:多处理器Dsp实现的延迟约束重新同步
机译:多处理器Dsp系统设计自动化的中间表示