...
机译:具有负字线方案的4kb低功耗SRAM设计
CMOS memory circuits; SRAM chips; leakage currents; low-power electronics; memory architecture; power consumption; transistors; 0.32 mW; 250 MHz; 263 MHz; 3.8 ns; 4 kbit; CMOS 4-T SRAM; cell access transistors; leakage current; low-power SRAM design; negative word-line;
机译:具有负字线方案的4kb低功耗SRAM设计
机译:具有交叉点写入字线,共享写入位线和共享写入行访问晶体管的低功耗多端口SRAM
机译:紧凑的测量方案,用于位线摆动,感测放大器失调电压和字线脉冲宽度,以表征40 nm全功能嵌入式SRAM中的传感容限
机译:一个4-kB低功耗4-T SRAM设计,带负字线栅极驱动器
机译:低功耗SRAM的设计和分析。
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:具有交叉点数据感知写字线结构,负位线和自适应读取操作时序跟踪的单端无干扰9T亚阈值SRAM