机译:使用MSADLL进行芯片间互连的低抖动,多速率时钟和数据恢复电路
CMOS digital integrated circuits; clocks; delay lock loops; integrated circuit interconnections; jitter; phase detectors; phase locked loops; 0.125 to 2 Gbit/s; 0.25 micron; 1P5M CMOS technology; 2.5 V; chip-to-chip interconnection; clock duty cycle variations; duty-;
机译:具有旋转相位频率检测器的10 Gb / s低抖动单环路时钟和数据恢复电路
机译:低抖动的快速采集时钟和数据恢复电路
机译:基于DLL的时钟和数据恢复电路的分析抖动公差模型
机译:具有快速采集和低抖动的时钟和数据恢复电路
机译:Bang-Bang时钟和数据恢复电路的抖动传递和抖动容限分析。
机译:具有能量收集功能的敏捷的阻滞器和时钟抖动容限低功率频率选择接收器
机译:BANG-BANG时钟和数据恢复电路的抖动传输和抖动公差分析