低抖动高速时钟数据恢复电路的研究与设计

目录

第1章 绪论

1.1 时钟数据恢复电路的研究背景及意义

1.2 时钟数据恢复电路的研究现状

1.3 论文研究内容和章节安排

第2章 CDR电路的结构分析及原理概述

2.1 CDR电路的功能及其工作原理

2.2 CDR电路的常见结构

2.2.1 过采样CDR电路

2.2.2 相位插值型CDR电路

2.2.3 锁相环型CDR电路

2.3 CDR电路的性能参考指标

2.3.1 误码率

2.3.2 抖动

2.3.3 抖动传输

2.3.4 抖动容限

2.3.5 数据眼图

2.4 锁相环型CDR电路的设计策略

2.5 本章小结

第3章 8.5 Gb/s～10 Gb/s低抖动无参考型CDR电路的研究与设计

3.1 无参考时钟型CDR电路结构

3.2 本设计CDR电路的整体结构

3.2.1 CDR电路结构的选取依据

3.2.2 CDR电路的结构探究

3.3 半速率非线性Bang-bang鉴相器的设计

3.3.1 线性鉴相器与非线性鉴相器的理论分析

3.3.2 半速率Bang-bang鉴相器的设计

3.5 CDR电路整体性能仿真测试

3.5.1 误码率的仿真方法与结果

3.5.2 抖动容限的仿真方法与结果

3.5.3 恢复时钟的仿真结果

3.5.4 抖动传输的仿真结果

3.5.5 数据眼图的仿真结果

3.6 CDR电路主要性能参数对比

3.7 本章小结

第4章 10 Gb/s～12.5 Gb/s低抖动无参考型CDR电路的研究与设计

4.1 CDR电路的整体结构

4.2 CDR电路关键模块的设计

4.2.1 单位间隔调整器的设计

4.2.2 多级半速率鉴相器的设计

4.2.3 电荷泵的设计

4.2.4 环路滤波器的设计

4.2.5 环形压控振荡器的设计

4.3 CDR电路整体性能仿真测试

4.3.1 误码率的仿真结果

4.3.2 抖动容限的仿真结果

4.3.3 恢复时钟的仿真结果

4.3.4 抖动传输的仿真结果

4.3.5 数据眼图的仿真结果

4.4 CDR电路主要性能参数对比

4.5 本章小结

第5章 CDR电路的版图设计

5.1 版图设计的基本规则及注意事项

5.1.1 版图物理实现的基本规则

5.1.2 版图物理实现的注意事项

5.2 CDR电路的版图规划

5.2.1 8.5 Gb/s～10 Gb/s低抖动无参考型CDR电路的版图设计

5.2.2 10 Gb/s～12.5 Gb/s低抖动无参考型CDR电路的版图设计

5.3 本章小结

第6章 总结和展望

6.1 总结

6.2 展望

参考文献

攻读硕士期间的研究成果

致谢

声明

论文使用授权声明