机译:2.5微米约瑟夫森电流注入逻辑(CIL)的设计
机译:电流注入约瑟夫森逻辑电路的开启延迟分析
机译:勘误:在多端SINIS器件中,在注入电流的情况下提高约瑟夫森临界电流[Phys。 Rev. B 76,184520(2007)]
机译:电流注入下多端子SINIS器件中约瑟夫森临界电流的增强
机译:关于使用4JL门系列的约瑟夫森逻辑电路的当前测试
机译:用于RSFQ逻辑应用的内部并联氮化钽势垒约瑟夫逊结的设计和制造。
机译:在介观的横向S / S’/ S超导薄弱环节中由电流驱动的从Abrikosov-Josephson过渡到约瑟夫森状涡
机译:注入电流对铌/二维电子气/铌结构中约瑟夫森电流的局部抑制
机译:具有OR / aND个性化的新型电流注入Josephson逻辑单元