机译:延迟调节-功率/性能折衷的电路解决方案
机译:遗传算法在计算数字集成电路设计功耗与延迟之间的权衡中的应用
机译:基于电路级优化的基于CML的高速变送器设计的功率性能折衷分析
机译:全旋转逻辑电路中的能量/延迟权衡
机译:打破功耗延迟的折衷方案:以降低的电源电压工作的低功耗高速MOS电流模式逻辑电路设计
机译:在低功耗数字CMOS中具有稳健运行的高性能模拟电路的挑战和解决方案。
机译:无线传感器网络中具有缓冲器/通道感知的联合时延功率折衷分析及其FPGA实现
机译:打破功耗延迟的折衷方案:设计低电源电压的低功耗高速MOS电流模式逻辑电路