...
机译:使用基于VCO的量化器的时间参考单路径多位/ spl Delta // spl Sigma / ADC
机译:使用基于VCO的量化器的时间基准单路多位ΔΣADC
机译:Sigma-delta(/ spl Sigma // spl Delta /)量化和有限帧
机译:采用1- / spl mu / m CMOS技术的15-b分辨率2MHz奈奎斯特速率/ spl Delta // spl Sigma / ADC
机译:使用基于VCO的量化器的时间参考单路径多位/ spl Delta // spl Sigma / ADC
机译:一种用于评估和校正多位delta sigma ADC中DAC误差的全数字技术。
机译:低功耗CMOS的霍尔传感器结构简单使用双取样Delta-Sigma ADC
机译:A 78 DB SNDR 87 MW 20 MHz带宽连续时间$ Delta Sigma $ ADC与基于VCO的Integrator和量化器以0.13 $ mu $ M CMOS实现