...
首页> 外文期刊>IEEE Transactions on Circuits and Systems. II >Time-referenced single-path multi-bit /spl Delta//spl Sigma/ ADC using a VCO-based quantizer
【24h】

Time-referenced single-path multi-bit /spl Delta//spl Sigma/ ADC using a VCO-based quantizer

机译:使用基于VCO的量化器的时间参考单路径多位/ spl Delta // spl Sigma / ADC

获取原文
获取原文并翻译 | 示例
           

摘要

In this paper, we present a single-path multi-bit delta-sigma analog-to-digital converter (/spl Delta//spl Sigma/ ADC) architecture that uses time as a reference for performing multi-bit digital-to-analog conversion in the feedback path. The architecture uses a voltage-controlled oscillator as a multi-bit quantizer. In the feedback path of the /spl Delta//spl Sigma/ ADC, the errors due to component mismatch are avoided by using a single-path for all the levels in a multi-bit digital-to-analog converter (DAC). The technique eliminates the need for feedback DAC architectures with static and dynamic component matching.
机译:在本文中,我们介绍了一种单路径多位delta-sigma模数转换器(/ spl Delta // spl Sigma / ADC)架构,该架构使用时间作为执行多位数模的参考反馈路径中的转化。该体系结构使用压控振荡器作为多位量化器。在/ spl Delta // spl Sigma / ADC的反馈路径中,通过对多位数模转换器(DAC)中的所有电平使用单路径,可以避免由于组件失配引起的误差。该技术消除了对具有静态和动态组件匹配的反馈DAC架构的需求。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号