机译:SiC / SiO2 SiC MOSFET接口陷阱分布对TCAD模拟评估C-V测量的影响
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
Univ Naples Federico II Dept Elect Engn & Informat Technol I-80125 Naples Italy;
C-V curve; interface traps; silicon carbide (SiC) MOSFET; TCAD model; threshold voltage hysteresis;
机译:通过C-V曲线TCAD模拟评估界面陷阱类型,SIC MOSFET的能量水平和密度和密度
机译:通过TCAD模拟研究SiC MOSFET的氧化物诱捕
机译:4H-SiC VDMOSFET高温TCAD仿真的迁移率和界面陷阱参数的校准
机译:平面SiC MOSFET的SIC / SIO2接口陷阱分布的TCAD模型校准
机译:6H-αSiC的热氧化电钝化及其表征和在SiC MOSFET中的应用。
机译:多芯片SIC MOSFET模块多物理仿真辅助光学测量的热阻抗表征
机译:通过瞬态电容测量和原子分辨率化学分析探测SiO2 / 4H-SIC界面的电子捕获