Systemarchitektur Von Compactpci Und Compactpci Express

摘要

Die ursprüngliche CompactPCI-Architektur basiert auf einem parallelen Bus, der den Systemslot mit den Peripherieslots verbindet. Der CompactPCI-Bus gestattet es, 32- und 64-Bit-Steckbaugruppen zu mischen. Letztlich limitiert jedoch der parallele Bus die Datenrate. Speziell für Grafikapplikationen führte das zur Entwicklung des AGP-Interfaces (Accelerated Graphics Port) als schnelle parallele Punkt-zu-Punkt-Verbindung. AGP wurde bei CompactPCI nicht umgesetzt und wird lediglich auf den Boards selbst benutzt. Für Multi-prozessing steuert man CPUs auf Peripherieslots mittels nicht transparenter Bridges. Mit diesen Bridges sind gewisse Speicherbereiche gemeinsam nutzbar und sie können miteinander kommunizieren. Der dafür erforderliche Softwareaufwand ist jedoch erheblich.