...
首页> 外文期刊>Elektronik Industrie >Power-supply-cycling In Cpld-designs:viel Performance, Wenig Power
【24h】

Power-supply-cycling In Cpld-designs:viel Performance, Wenig Power

机译:CPLD设计中的电源循环:强劲的性能,Wenig Power

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       

摘要

Der so genannte Duty-Cycle-Approach (Ein-/Ausschaltverhältnis-Ansatz) zur Senkung der Verlustleistungsaufnahme beruht auf der Tatsache, dass während eines großen Teils der Betriebszeit eines Geräts oft nur eine geringe Rechenleistung von dem CPLD benötigt wird. Wie dabei der „Schalter" zu implementieren ist - vom Abschalten der Stromversorgung am Spannungsregler-Modul über die Nutzung von FETs auf den Versorgungsleitungen der CPLDs bis zur Verwendung des Sleep-Pins und der Steuerung des Schalters - zeigt dieser „Online-Only-Beitrag" von Lattice Semiconductor in deutscher Sprache zusammen mit praktischen Überlegungen.
机译:降低功耗的所谓占空比方法(开/关比方法)基于以下事实:CPLD在设备的大部分工作时间内通常只需要少量的计算能力。如何实现“开关”-从关闭稳压器模块上的电源到在CPLD的电源线上使用FET到使用睡眠引脚并控制开关-这种“仅在线作用”显示由莱迪思半导体(Lattice Semiconductor)撰写,并附有实际考虑。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号