首页> 外文期刊>Electronic Design >Formal Methodology Validates Cache-Coherence Protocol
【24h】

Formal Methodology Validates Cache-Coherence Protocol

机译:正式方法论验证高速缓存一致性协议

获取原文
获取原文并翻译 | 示例
           

摘要

Sun's experience shows that a commercial formal property-checking tool can be very adept at architecture-level protocol checking. By using SystemVerilog and JasperGold, Sun's engineers exposed, clarified, and verified micro-architectural issues that were added to the architectural specification. The main benefit was increased confidence in the architecture and micro-architecture.
机译:Sun的经验表明,商用的正式属性检查工具非常擅长于体系结构级协议检查。通过使用SystemVerilog和JasperGold,Sun的工程师公开,澄清和验证了已添加到体系结构规范中的微体系结构问题。主要好处是增加了对体系结构和微体系结构的信心。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号