机译:通过隔离层局部氧化减少垂直MOSFET中的寄生电容
Dept. of Electron. & Comput. Sci., Univ. of Southampton, UK;
MOSFET; capacitance; oxidation; silicon; elemental semiconductors; CMOS integrated circuits; parasitic overlap capacitance; parasitic capacitance reduction; double gate vertical MOSFET; surround-gate vertical MOSFET; spacer local oxidation; MOSFET la;
机译:具有减小的寄生电容的垂直MOSFET中的非对称栅极引起的漏极泄漏和体泄漏
机译:具有减小的寄生电容的单,双和环绕栅垂直MOSFET
机译:高速(> 10 Gbps)850 nm氧化物限制的垂直腔表面发射激光器(VCSEL),具有平面工艺并减小了寄生电容
机译:CMOS兼容的垂直MOSFET和逻辑门具有减小的寄生电容
机译:使用低噪声分流电容-电压测量从亚100nm MOSFET去除寄生电容的新方法。
机译:具有位置载流子散射相关性的准弹道漏电流电荷和电容模型对纳米级对称DG MOSFET有效
机译:通过隔离层局部氧化减少垂直MOSFET中的寄生电容