机译:制造M.o.s的过程参数可变性集成电路
General Post Office, Research Centre, Ipswich, UK;
field effect integrated circuits; integrated circuit manufacture; statistical analysis; MOS IC; manufacture; process parameter variability; wafer probe stage;
机译:M.O.S.的回应集成电路,可在高温环境下进行测试
机译:勘误:在升高的温度下进行测试以加快m.o.s的使用寿命。集成电路
机译:在升高的温度下使用测试以加快m.o.s.集成电路
机译:制造变量下光子电路性能优化的遗传算法和多项式混沌建模
机译:MOSFET器件,电路和互连的统计建模,以改善集成电路设计的可制造性。
机译:集成有使用0.18μmCMOS工艺制造的读出电路的5A二氧化锆氨微传感器
机译:可制造性的分辨率增强技术和设计:在集成电路创建中包含和占变量的变量