机译:具有高度线性输入缓冲器和40nm CMOS中的高度线性输入缓冲器和功率有效电源电压域布置的14位500 MS / S的流水线ADC
pipelined ADCSHA-lessbufferCMOS technologyvoltage domain arrangement;
机译:一个14 b 35 MS / s SAR ADC,在40 nm CMOS中实现75 dB SNDR和99 dB SFDR,并带有环路嵌入式输入缓冲器
机译:采用130nm CMOS的12位60MS / s 36mW无SHA运算放大器共享流水线ADC
机译:具有CM感测和输入互换的OTA共享的高度线性的1.2 V 12位5-45 MS / s CMOS流水线ADC
机译:用于65nm CMOS技术的14位500-MS / S SHA的流水线ADC,用于无线接收器
机译:采用90nm数字CMOS技术的低压低功耗10位管线ADC。
机译:具有89 dB SFDR和74.5 dB SNR的14位100 MS / S SHA的流水线ADC