...
机译:用于VLSI互连的双模式逻辑缓冲器
机译:用于VLSI的改进的RC模型与用于缓冲区插入的应用程序互连
机译:传输门作为基于碳纳米管的VLSI互连的缓冲器
机译:基于CNT的VLSI互连中的高性能缓冲器
机译:用于基于信号完整性的VLSI互连设计的高速I / O缓冲区建模
机译:在VLSI逻辑中测试互连上电容和电感引起的噪声的测试
机译:双重深度建模:具有双重效能的多层次建模及其在F-Logic中的形式化
机译:高阶AWE模型下VLSI互连的同时缓冲区插入和nonhanan优化