...
机译:GDDR3 SDRAM接口的预加重输出缓冲器控制方案
机译:具有双时钟输入锁存方案和混合多氧化物输出缓冲器的1.8V 800Mb / s / pin DDR2和2.5V 400Mb / s / pin DDR1兼容设计的1Gb SDRAM
机译:使用数字DLL和转换速率控制的输出缓冲器的1-Gb / s / pin 512-Mb DDRII SDRAM
机译:使用数字DLL和转换速率控制的输出缓冲器的1-Gb / s / pin 512-Mb DDRII SDRAM
机译:1.8V 800Mb / s / pin DDR2和2.5V 400Mb / s / pin DDR1兼容设计的1Gb SDRAM,具有双时钟输入锁存方案和混合多氧化物输出缓冲器
机译:用于单分子快速缓冲液交换,混合和质量控制方案的强大微流控平台。
机译:CLAVATA1控制独特的信号输出可通过两步转录补偿环缓冲芽干细胞的增殖
机译:32 GB / S电感输出缓冲电路,可调节预重点在65-NM CMOS中