Untersuchung von asynchronen Timing-Strategien für digitale Subthreshold-Schaltungen

摘要

Eine der gro?enHerausforderungen beim Betrieb von Schaltungen bei extremniedrigen Versorgungsspannungen ist die starke Zunahme desEinflusses zuf?lliger Prozessvariationen auf dieVerz?gerungszeiten der Gatter. Dies erfordert sehr hoheSicherheitsmargen im Timing der Schaltungen, was zu einerdeutlichen Verringerung der Geschwindigkeit und einem Anstieg derEnergie pro Operation führt. Asynchrone Schaltungstechniken, diedurch ihre Kodierung das Ende einer Operation detektieren k?nnen,sind daher bei dieser Anwendung eine interessante Alternative.In dieser Ver?ffentlichung werden die notwendigen Sicherheitsmargen in Delay-Line basiertenSubthreshold-Schaltungen diskutiert und m?glicheasynchrone Dual-Rail Entwurfsmethoden vorgestellt.Transistor-Level Simulationsergebnisse für einen einfachen,in den diskutierten Techniken realisierten Z?hler werden vorgestellt,um die Funktionsf?higkeit dieser Techniken im Subthreshold-Bereichzu demonstrieren. Multiplizier mit unterschiedlicher Wortbreite dienen als Beispielfür eine komplexere Schaltung, welche bezüglich Geschwindigkeit,Energiebedarf und Fl?chenaufwand mit einer entsprechendenStandard-Realisierung verglichen wird, was abschlie?end eineAussage darüber zul?sst, wann die untersuchten Technikengewinnbringend eingesetzt werden k?nnen.