基于北斗/GPS秒脉冲的高稳时钟源设计

摘要

基于UM220IIIN双系统接收机和FPGA，设计一种北斗/GPS秒脉冲高稳同步时钟源。利用两块UM220IIIN分别接收北斗和GPS秒脉冲[1]，将秒脉冲输入到FPGA的cyclone IV芯片，先分别对两路秒脉冲信号进行有效性判断。若两路秒脉冲都有效，则在10秒内对它们分别进行的高频计数，计数基准是利用FPGA内部自带的高频时钟；若只有一路有效，就只对有效支路进行高频计数。然后求取10秒内计数值的均值和方差，通过比较两路秒脉冲的方差，输出最优一路的秒脉冲；或输出其中有效支路的秒脉冲均值。当北斗和GPS秒脉冲都失效时，利用FPGA内部自带的高频时钟以及历史数据，预测下一时刻的秒脉冲输出周期，系统可以继续输出高精度的秒脉冲作为时钟源。