Hierarchical Test Integration Methodology for 3-D ICs

著录项

• 来源
  《Design & Test of Computers, IEEE》 |2015年第4期|59-70|共12页
• 作者

  Chou Che-Wei; Li Jin-Fu; Yu Yun-Chao; Lo Chih-Yen; Kwai Ding-Ming; Chou Yung-Fa;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类
• 关键词

  3D IC; BIST; hierarchical test; test interface; through-silicon-via (TSV);

  机译：3D IC;BIST;分层测试;测试接口;硅通孔（TSV）;