Harte Vorgaben

摘要

Nach der HDL-Modellierung selbst haben wahrscheinlich die Designvorgaben den größten Einfluss auf die Leistungsfähigkeit eines FPGAs. Unglücklicherweise investieren viele Entwickler nicht genügend Zeit, um die Randbedingungen einer Entwicklung zu untersuchen, und versuchen stattdessen, die Laufzeiten zu spät im Entwicklungsablauf festzulegen, indem sie unterschiedliche Place&Route-Optionen ausprobieren und manuell platzieren. Diese Methoden sind äußerst zeitaufwändig und funktionieren meist bei der nächsten Version des Designs nicht mehr.