...
机译:基于RNS的2-D DWT处理器的设计与实现
Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore;
residue number systems; discrete wavelet transforms; data compression; processor scheduling; computational complexity; field programmable gate arrays; image coding; 2D DWT processor; discrete wavelet transform; JPEG2000 image compression standard; biorthogonal DWT processor design; residue number system arithmetic; symmetric extension scheme; image boundaries; complexity reduction; utilization improvement; hardware sharing; FPGA device; field programmable gate array; filter banks; control units; data scheduling;
机译:使用静态电压缩放功能增强基于RNS的二维DWT图像处理器的电源性能
机译:高效的一维和二维逆DWT 5/3滤波器架构,可实现高效的硬件
机译:二维DCT和DWT引擎的FPGA实现,用于基于视觉的动态障碍物跟踪
机译:基于状态空间实现技术的高效二维DWT处理器架构
机译:基于微处理器的个人计算机和电荷耦合设备成像技术的数字图像采集,处理和显示系统的体系结构研究,设计和实现。
机译:设计和实施临床医生订单处理系统的协作过程的过程和结果。
机译:基于RNS的分布式算术DWT滤波器组设计
机译:二维数字滤波器的阵列处理器实现