机译:高通量并行H.264 / AVC基准帧内预测器的VLSI实现
Department of Electronics Engineering, National Yunlin University of Science and Technology, Yunlin, Taiwan|c|;
机译:用于AVC / H.264 CAVLC解码的高通量低成本VLSI架构
机译:关于并行H.264 / AVC速率失真优化基准配置文件编码器
机译:H.264 / AVC CAVLD的高性能VLSI架构,通过并行Run_估算算法
机译:VLSI为H.264 / AVC基线实现熵编码器
机译:混合并行方法应用于在多核异步DSP处理器上支持高清分辨率的H.264 / MPEG-4 AVC解码。
机译:一种在医疗保健的H.264 / AVC编码视频中同步嵌入生理信号的数据隐藏技术
机译:用于H.264 / aVC基线轮廓的熵编码的双块流水线VLsI架构