...
机译:H.264 / AVC CAVLD的高性能VLSI架构,通过并行Run_估算算法
Department of Information and Communication Engineering Myongji University Gyeonggi-Do, 449-728 Korea;
Department of Computer Engineering Gachon University Gyeonggi-Do, 461-701 Korea;
H.264/AVC; CAVLD; run_before; skip estimation; VLSI design;
机译:H.264 / MPEG-4 AVC视频编码的分数运动估计的快速算法及其VLSI架构
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:用于H.264 / AVC分数运动估计的有效并行VLSI架构
机译:用于H.264 / AVC中的运动估计以及将多种算法映射到可重新配置的脉动阵列的流水线阵列架构
机译:VLSI实现高性能非线性图像缩放算法
机译:一种用于H.264 / mpEG-4 aVC视频编码的分数运动估计的快速算法及其VLsI结构