速率可兼容的低密度奇偶校验码（LDPC）

摘要

本文介绍了一种构造速率可兼容的低密度奇偶校验（LCDPC）码方法。这种码可进行线性编码，可通过对母码进行收缩或扩展来构造。将本方法应用于信息分快长度K=1024，编码速率8/19至8/10的Ⅱ型混合自动请求重发（ARQ）上，并使用8/13速率的最佳非正则母码时，可实现的容通率仅低于香农限0.7dB。与现有的基于turbo码和LDPC码的类似方案相比，该方法的性能最多可以提高0.5dB。