退出
我的积分:
中文文献批量获取
外文文献批量获取
邓建; 徐洁;
电子科技大学计算机科学与工程学院,成都611731;
Wallace树型乘法器; Verilog; 自动生成源代码; 仿真;
机译:Athena:一种通过从源代码和预期的软件行为中提取策略来自动生成安全测试预告片的框架
机译:无源代码评论的流程图自动生成方法
机译:一种将经典编程语言的源代码转换为量子编程语言的源代码的方法
机译:Wallace和radix-4 Booth-Wallace乘法器的性能分析
机译:自动生成和评估源代码方法摘要。
机译:一种可扩展的六步方法可自动生成用于诊断应用的模糊DSS
机译:VHDL中描述的8位Wallace乘法器模拟器= 8位Wallace乘法器VHDL仿真
机译:从现有源代码自动生成组件
机译:源代码自动生成系统使用数据化变量和源代码自动生成方法
机译:常数乘法器,自动生成常数乘法器的方法和装置以及用自动常数乘法器生成程序存储的存储介质
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。