退出
我的积分:
中文文献批量获取
外文文献批量获取
雷能芳; 金轶锋;
渭南师范学院,物理系,陕西,渭南,714000;
时钟脉冲控制器; VHDL; MAX+plusⅡ; 仿真;
机译:基于VHDL的UART串行通信模块设计与仿真
机译:基于VHDL的浮点乘法器的设计与仿真
机译:基于多路复用器的时钟脉冲发生器的时钟脉冲发生器性能分析和低功率区域高效移位寄存器的设计
机译:基于VHDL基于VHDL的基于光电精测心率监测系统的控制器设计
机译:使用VHDL建模和FPGA实现的辐射监控系统的ASIC微控制器设计。
机译:哺乳动物细胞代谢转移调控控制器系统的设计与仿真
机译:基于VHDL-ams的模糊逻辑控制器遗传优化
机译:战略四维飞机导航下行控制器的设计与仿真
机译:带有时钟脉冲发生器的电子脉冲宽度控制器-具有脉冲宽度发生器,故障放大器,带有反馈分支的时钟脉冲发生器,输出到故障放大器比较器的输出
机译:VHDL随机交织器架构使用的VHDL
机译:用于生成时钟脉冲的系统,该时钟脉冲在预定时间段内输出的脉冲数基于所计算的延迟级数
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。