CMOS工艺的低相位噪声LC VCO设计(英文)

摘要

本文介绍了用 0 .18μm 6层金属混合信号 /射频CMOS工艺设计的 2个LC谐振压控振荡器及测试结果 ,并给出了优化设计的方法和步骤 .第 1个振荡器采用混合信号晶体管设计 ,振荡频率为 2 .6 4GHz ,相位噪声为 - 93.5dBc/Hz @5 0 0kHz .第 2个振荡器使用相同的电路结构 ,采用射频晶体管设计 ,振荡频率为 2 .6 1GHz ,相位噪声为 - 95 .8dBc/Hz@5 0 0kHz .在 2V电源下 ,它们的功耗是 8mW ,最大输出功率分别为 - 7dBm和 - 5 .4dBm .2个振荡器均使用片上元件实现 ,电路的集成简单可靠 .