一种新的高性能开关电容排序电路

摘要

本文首次提出了一种新的高性能开关电容排序电路．它采用开关电容技术跟踪／保持输入信号，通过全对称的求大网络求最大，最后分时输出排序结果．该电路结构简单、灵活，规模易扩展．ＰＳＰＩＣＥ模拟结果表明，该电路具有分辨率高、排序范围大等特点．由于求大网络全并行工作，使得电路工作速度快．另外，该电路排序的时间复杂度仅为Ｏ（３ｎ），ｎ为输入端数，这十分有利于多输入端排序．由于采用成熟的开关电容技术，该电路同数字ＣＭＯＳ工艺相兼容，易于模拟、数字混合集成。