存储器管理部件的研究

摘要

存储器管理部件MMU(memory management unit)的速度直接影响微处理器的性能,提高存储器管理部件的速度是本文的设计目标.文中提出了存储器管理部件MMU设计方法,论述了虚拟地址空间映射到物理地址空间逻辑关系,确定了MMU是由暂存器、加法器、段测试电路、高速缓存器CACHE和地址锁存器latcher组成,给出了MMU的数据通路和控制通路.经EDA工具Synopsys仿真,结果显示传送于数据通路上的三种类型的操作数在控制流的作用下形成物理地址的时间是1.6个处理器周期,低于微处理器的最短存储器访问周期(2).