一种高精度时间间隔测量电路的设计

摘要

针对当前时间间隔测量存在精度低、分辨率低、测量时间间隔范围小的问题,本文设计了一种高精度、高分辨率的时间间隔测量电路.通过6个D触发器构成的组合逻辑电路和时序逻辑电路,将待测时间间隔t拆分为大于时钟周期的大时间间隔t^(12)与小于时钟周期的小时间间隔t^(1)和t^(2).FPGA在外部时钟的驱动下,采用直接计数法由内部计数器直接计数获取计数值Q,并与时钟周期相乘计算得到t^(12);采用时间-幅度转换法,将t^(1)和t^(2)作为高速开关的开断信号来控制电容的放电时间,实现了时间测量转换为模拟电压测量;使用16 bit高分辨率的ADC对电容放电前后的电压进行采集,结合电容放电前后的压差和恒流源下电容放电公式可得高分辨率的t^(1)和t^(2);最后将测量的t^(1),t^(2)和t^(12)传给上位机计算可得待测时间间隔t.理论分析和实验测量结果表明,电路时间间隔测量范围可达到106 s,分辨率优化到1.5 ps,测量精度达到10 ps.