PLD逻辑电路设计的CAD方法

             

摘要

介绍了可编程逻辑器件PLD在逻辑电路设计中的开发流程;论述了时序电路设计中状态最小化CAD方法,它能够依据原始状态表和初始化数据,自动完成状态最小化;实现逻辑图设计;为PLD的推广应用和新型状态机FSM的研制提供了方便。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号