基于FPGA的改进的排序QR分解实现

摘要

MIMO技术虽然可以提高频谱的利用率,但是多维度的信号处理为MIMO信号的检测带来了极大的挑战.在对各类MIMO检测算法分析的基础上,选择非线性QR分解算法作为研究对象.为了获取更高的检测性能,进一步研究了排序的QR分解并提出了基于L1范数的排序方案.Matlab性能仿真显示,基于L1范数的排序策略和基于L2范数的排序策略对MIMO系统检测性能的影响基本一致,但采用L1范数降低了计算复杂度.在此基础上,设计了基于FPGA的利用Givens旋转改进的排序QR分解的硬件电路结构.在4×4信道矩阵的分解实现中,相较于L2范数求解,L1范数在单个列范数计算中组合逻辑资源至少节省了29.2%,触发器资源至少节省了32.4%.整体结构设计与同等规模的类似结构相比,主频时钟得到明显改善.