双口RAM读写正确性自动测试的有限状态机控制器设计方法

摘要

通信错误将会造成小型PLC系统运行异常.双口RAM是系统中ARM与FPGA通信的桥梁,为了自动测试双口RAM的读写正确性,提出一种对双口RAM的读写正确性进行自动测试的有限状态机控制器的设计思路,设计有3种读双口RAM存储单元内容的方式,10组测试数据可供选择,建立了3种状态的有限状态机,确定了状态间的转换条件;状态机在读状态时,能够从B口读出数据通过LED灯显示,同时允许ARM高速读取A口数据并与所选择的测试数据进行比较.应用Verilog硬件描述语言编程设计了FPGA硬连接电路,经综合仿真测试,有限状态机能够自动有效地完成测试功能,展示出操作便利特点,提高了测试效率.